cadence實驗報告

2020-10-10 報告

　　篇一：Cadence PSpice實例(實驗報告) 6

　　PSpice Simulation Experience 6

　　201200121236 張雙林

　　Work requirement :

　　please read the exercise of page 117 from the spice book, but simulate the device model parameters and

　　operational point at 30 degree and 100 degree.

　　Please Run the TEMP analysis with Pspice and answer the question of the exercise Please hand out a e-report about your work I.

　　Net-lists and circuit figure :

　　And the net-list file goes :

　　EX3 DC Analysys exapal1.2

　　.MODEL MELQ NPN BF=100 IS=1E-16 Q1 2 1 0 MELQ RB 3 1 200K RC 3 2 1K VCC 3 0 DC 5 .temp 30 100 .OP .END

　　II. Simulation result :

　　According to the output file, we can draw a table to contrast the difference:

　　III. Conclusion:

　　With an inspection of the circuit parameters in different temperatures, we can find that the value of IS changes largely, about 1000 times, and GM, about 16 percent, while about 500mv decreasing on VCE caused. So the behavior of Transistors can be affected by temperatures largely.

　　篇二：Cadence報告

　　Cadence2-10進制加減計數器設計報告

　　一、實驗目的：

　　1、掌握2-10進制加減CMOS計數器的邏輯設計； 2、了解和掌握使用Cadence進行集成電路的設計過程。

　　二、實驗要求：

　　用Cadence軟件設計一個模十加減可逆計數器，其設計要求如下：（1）D觸發器實現，上降沿有效；

　　（2）S控制加減計數器之間的'切換，S=0,加計數器；S=1，減計數器；（3）RD=0時，清零功能；（4）KEEP=0時，保持功能；（5）SET=0時，置數功能。（6）CY=1時，進位功能。

　　三、準備工作：

　　1．畫出模十加減可逆計數器的真值表和電路圖； 2 . 列出模十所需的單元模塊。(a) inv 反相器；

　　(b) an2 兩輸入與門；an3 三輸入與門； an4 四輸入與門；(c)or2 兩輸入或門；or3三輸入或門；(d)DFF D觸發器；

　　（f）模十加法計數器部分；模十減計數器部分；（g）MUX2 二選一數據選擇器。

　　四、實驗內容：

　　使用Cadence軟件設計模十加減可逆計數器

　　步驟: 1 根據功能表和波形圖繪制真值表和狀態轉移表； 2 由所選用的觸發器的函數，利用卡諾圖進行邏輯簡化；

　　3 根據邏輯簡化的最終結果及所選用觸發器的內部電路圖，在Cadence軟件中繪制出計數器的電路總圖；

　　4 對電路的各個功能進行仿真驗證。

　　五、實驗原理：

　　加減可逆計數器可由一個模十加計數器、一個模十減計數器和一個數據選擇器組合構成。 1、加計數器真值表與卡諾圖

　　加計數器真值表

　　加計數器卡諾圖

　　減計數器真值表

　　減計數器卡諾圖

　　六、實驗步驟

　　1.登錄操作界面.

　　篇三：Cadence PSpice實例(實驗報告) 4

　　PSpice Simulation Experience 4 201200121236 張雙林 I RLC circuit simulation without Initial Condition Circuit:Spice Net-List: the spice book example 1.6 Vin 1 0 PWL 0 0 10N 5 25M 5 25.01M 0 R1 1 2 50 L1 2 3 125M C1 3 0 1U .TRAN 0MS 50MS 0MS 0.1MS *.IC V(3)=5V .PRINT TRAN V(3) V(1) .PROBE .END Simulation Result:II RLC Simulation with Initial Condition VC=5V Spice Net-List: the spice book example 1.6 Vin 1 0 PWL 0 0 10N 5 25M 5 25.0

　　1M 0 R1 1 2 50 L1 2 3 125M C1 3 0 1U .TRAN 0MS 50MS 0MS 0.1MS UIC

　　.IC V(3)=5V .PRINT TRAN V(3) V(1) .PROBE .END Result:

【cadence實驗報告三篇】相關文章：

實驗報告范文01-20

計算機實驗報告格式實驗報告標準答案